Bloques Principales de un código VHDL

Un sistema digital está descrito por sus entradas y sus salidas y la relación que existe entre ellas.

En el caso de VHDL por un lado se describirá el aspecto exterior del circuito: entradas y salidas; y por otro la forma de relacionar las entradas con las salidas. En cuanto al aspecto exterior, cuántos puertos de entrada y salida tenemos, es lo que determinaremos *entity*. Y la descripción del comportamiento del circuito *architecture*, toda *architecture* tiene que estar asociada a una *entity*.

Además, aunque no es estrictamente necesario, podemos definir tambiénlas *bibliotecas* y *paquetes* que vamos a utilizar, lo que nos indicará que tipo de puertos y operadores podemos utilizar.

Siempre ha de aparecer la definición de las *bibliotecas* y *paquetes* antes de la definición de una *entity*.

**Bibliotecas y paquetes**

**library** ieee;

**use** ieee.std\_logic\_1164.all;

**use** ieee.std\_logic\_arith.all;

**use** ieee.std\_logic\_unsigned.all;

La biblioteca ieee y tres paquetes asociados a ésta.

**Entity**

Una entidad es la abstracción de un circuito, ya sea desde un complejo sistema electrónico o una simple puerta lógica. La entidad únicamente describe la forma externa del circuito, en ella se enumeran las entradas y las salidas del diseño.

* Define externamente al circuito o subcircuito
* Nombre y número de puertos, tipos de datos

**entity** nombre **is port** (

entrada\_1, entrada\_2, entrada\_N: **in** tipo;

salida\_1, salida\_2, salida\_N: **out** tipo;

variable\_1, variable\_2, variable\_N: **inout** tipo;

);

**end** nombre;

**Architecture**

Los pares de entidades y arquitecturas se utilizan para representar la descripción completa de un diseño. Una arquitectura describe el funcionamiento de la entidad a la que hace referencia, es decir, dentro de *architecture* tendremos que describir el funcionamiento de la entidad a la que está asociada utilizando las sentencias y expresiones propias de VHDL.

* Define internamente el circuito
* Señales internas, funciones, procedimientos, constantes, etc.
* La descripción de la arquitectura puede ser estructural o comportamental.

**architecture** nombre\_arquitectura **of** nombre\_entidad **is**

-- declaraciones de la arquitectura:

-- tipos

-- señales

-- componentes

**begin**

-- código de descripción

-- instrucciones concurrentes

-- ecuaciones booleanas

-- componentes

**process** (lista de sensitividad)

**begin**

-- codigo de descripción

**end** process;

**end** nombre\_arquitectura;

El código VHDL propiamente dicho se escribe dentro de *architecture*. Cada *architecture* va asociada a una *entity* y se indica en la primera sentencia. A continuación, y antes de *begin* se definen todas las variables (señales) internas que vas a necesitar para describir el comportamiento de nuestro circuito, se definen los tipos particulares que necesitamos utilizar y los componentes, otros circuitos ya definidos y compilados de los cuales conocemos su interfaz en VHDL (su *entity*). Desde *begin* hasta *end* escribiremos todas las sentencias propias de VHDL, pero no todas pueden utilizarse en cualquier parte del código.

Estilos de Programación en VHDL

1. **Flujo de datos**

* Describe como se mueve el dato a través del sistema (entre registros)
* Se utiliza principalmente para la descripción de circuitos combinacionales

1. **Comportamiento**

* Nivel abstracto de descripción
* Definición de qué hace el modelo y no como lo hace
* Contiene las especificaciones del sistema. Muy útil como documentación del sistema y para simulación.

1. **Estructural**

* Una unidad de alto nivel se divide en unidades de más bajo nivel
* Descripción que contiene los subcomponentes y las conexiones entre los mismos
* Es fundamental para la reutilización de código
* Permite mezclar componentes creados con distintos métodos de diseño
* Genera diseños más legibles y potentes

**Referencias**

Marcos Sánchez-Élez. (2014). Introducción a la programación en VHDL. 02/02/2018, de Universidad Complutense de Madrid Sitio web: http://eprints.ucm.es/26200/1/intro\_VHDL.pdf

Juan González. (2012). Introducción al Lenguaje de Descripción Hardware VHDL. 02/02/2018, de Universidad Autónoma de Madrid Sitio web: http://www.iearobotics.com/tmp/seminarios-vhdl.pdf